- Viktiga koncept för logik/FSM och algoritmimplementation vid användning av automatiserade designflöden.
- Användning av HDL-kodstilar för effektivitet, simulering, timing, klockdistribution och beräkning av överbelastning.
- Begränsningar för teknik och optimering, gränssnitt till tillverkning och slutgiltigt fysikaliskt syntesflöde.
- Konstruktionsoptimering med avseende på area, prestanda och effekt i logik/FSM.
- Statisk timinganalys.
- Koncept för högnivåsyntes och designflöde.
- Syntes för schemaläggning, allokering, bindning, lagring, sammankoppling och kontrollersyntes.
- Acceleratorer i hårdvara.
IL2225 Hårdvarukonstruktion i ASIC och FPGA för inbyggda system 7,5 hp

Information per kursomgång
Välj termin och kursomgång för att se aktuell information och mer om kursen, såsom kursplan, studieperiod och anmälningsinformation.
Information för HT 2025 TEBSM programstuderande
- Studielokalisering
KTH Campus
- Varaktighet
- 2025-10-27 - 2026-01-12
- Perioder
- P2 (7,5 hp)
- Studietakt
50%
- Anmälningskod
50619
- Undervisningsform
Normal Dagtid
- Undervisningsspråk
Engelska
- Kurs-PM
- Kurs-PM är inte publicerat
- Antal platser
25 - 100
- Målgrupp
Öppen för alla program under förutsättning att kursen kan ingå i programmet.
- Planerade schemamoduler
- [object Object]
- Schema
- Del av program
Kontakt
Kursplan som PDF
Notera: all information från kursplanen visas i tillgängligt format på denna sida.
Kursplan IL2225 (HT 2025–)Innehåll och lärandemål
Kursinnehåll
Lärandemål
Efter godkänd kurs ska studenten kunna
- redogöra för begreppen för abstraktion, domäner, syntes och analys samt klassificera syntesverktyg
- redogöra för implementationssätt som Full Customs, Std Cells, Mask Programmable Gate Arrays och FPGA samt jämföra dessa
- använda kodstilar för logik/FSM och HCD-algoritmer för effektiv implementation och återanvändning
- redogöra för det arkitektoniska designutrymmet för logik/FSM och innebörden av HDL-koden
- optimera area, prestanda och effekt med avseende på logik/FSM på algoritmisk nivå
- redogöra för begränsningarna för teknik och optimering, deras konsekvenser och användning i logik/FSM
- redogöra för biblioteken som används vid logiksyntes
- beräkna och analysera utförande och effekt för logik/FSM på algoritmisk nivå
- redogöra för metoder för logiksyntes och place-and-route.
Kurslitteratur och förberedelser
Särskild behörighet
Kunskaper i elkretsanalys, 6 hp, motsvarande slutförd kurs EI1110/EI1120/IE1206.
Kunskaper i digital design, 6 hp, motsvarande slutförd kurs IE1205.
Kunskaper i digital design och validering med hårdvarubeskrivande språk, inklusive erfarenhet av HDL-simulatorer som ModelSim eller Xcelium, 6 hp, motsvarande slutförd kurs IL2203.
Rekommenderade förkunskaper
- Grundläggande erfarenhet av Linux-miljöer
- Grundläggande användning av kommandorad
- Grundläggande kunskap i programmering och skript
Kurslitteratur
Examination och slutförande
När kurs inte längre ges har student möjlighet att examineras under ytterligare två läsår.
Betygsskala
Examination
- PROB - Projektarbete, 3,0 hp, betygsskala: P, F
- TENB - Skriftlig tentamen, 4,5 hp, betygsskala: A, B, C, D, E, FX, F
Examinator beslutar, baserat på rekommendation från KTH:s handläggare av stöd till studenter med funktionsnedsättning, om eventuell anpassad examination för studenter med dokumenterad, varaktig funktionsnedsättning.
Examinator får medge annan examinationsform vid omexamination av enstaka studenter.
Examinator
Etiskt förhållningssätt
- Vid grupparbete har alla i gruppen ansvar för gruppens arbete.
- Vid examination ska varje student ärligt redovisa hjälp som erhållits och källor som använts.
- Vid muntlig examination ska varje student kunna redogöra för hela uppgiften och hela lösningen.
Ytterligare information
Kursrum i Canvas
Ges av
Huvudområde
Utbildningsnivå
Övergångsbestämmelser
Studenter som påbörjat kursen med den tidigare moduluppsättningen TENQ eller PROA kan slutföra dessa moment fram till och med HT 2027.
Övrig information
I denna kurs tillämpas EECS hederskodex, se: http://www.kth.se/eecs/utbildning/hederskodex.