Hoppa till huvudinnehållet
Till KTH:s startsida

IL2225 Hårdvarukonstruktion i ASIC och FPGA för inbyggda system 7,5 hp

Information per kursomgång

Välj termin och kursomgång för att se aktuell information och mer om kursen, såsom kursplan, studieperiod och anmälningsinformation.

Termin

Information för HT 2025 TEBSM programstuderande

Studielokalisering

KTH Campus

Varaktighet
2025-10-27 - 2026-01-12
Perioder
P2 (7,5 hp)
Studietakt

50%

Anmälningskod

50619

Undervisningsform

Normal Dagtid

Undervisningsspråk

Engelska

Kurs-PM
Kurs-PM är inte publicerat
Antal platser

25 - 100

Målgrupp

Öppen för alla program under förutsättning att kursen kan ingå i programmet.

Planerade schemamoduler
[object Object]
Schema
Schema är inte publicerat

Kontakt

Examinator
Ingen information tillagd
Kursansvarig
Ingen information tillagd
Lärare
Ingen information tillagd
Kontaktperson

Ahmed Hemani (hemani@kth.se)

Kursplan som PDF

Notera: all information från kursplanen visas i tillgängligt format på denna sida.

Kursplan IL2225 (HT 2024–)
Rubriker med innehåll från kursplan IL2225 (HT 2024–) är markerade med en asterisk ( )

Innehåll och lärandemål

Kursinnehåll

  • Viktiga koncept för logik/FSM och algoritmimplementation vid användning av automatiserade designflöden.
  • Användning av HDL-kodstilar för effektivitet, simulering, timing, klockdistribution och beräkning av      överbelastning.
  • Begränsningar för teknik och optimering, gränssnitt till tillverkning och slutgiltigt fysikaliskt syntesflöde.
  • Konstruktionsoptimering med avseende på area, prestanda och effekt i logik/FSM.
  • Statisk timinganalys.
  • Koncept för högnivåsyntes och designflöde.
  • Syntes för schemaläggning, allokering, bindning, lagring, sammankoppling och kontrollersyntes.
  • Acceleratorer i hårdvara.

Lärandemål

Efter godkänd kurs ska studenten kunna

  • redogöra för begreppen för abstraktion, domäner, syntes och analys samt klassificera syntesverktyg
  • redogöra för implementationssätt som Full Customs, Std Cells, Mask Programmable Gate Arrays och FPGA samt jämföra dessa
  • använda kodstilar för logik/FSM och HCD-algoritmer för effektiv implementation och återanvändning
  • redogöra för det arkitektoniska designutrymmet för logik/FSM och innebörden av HDL-koden
  • optimera area, prestanda och effekt med avseende på logik/FSM på algoritmisk nivå
  • redogöra för begränsningarna för teknik och optimering, deras konsekvenser och användning i logik/FSM
  • redogöra för biblioteken som används vid logiksyntes
  • beräkna och analysera utförande och effekt för logik/FSM på algoritmisk nivå
  • redogöra för metoder för logiksyntes och place-and-route.

Kurslitteratur och förberedelser

Särskild behörighet

Kunskaper i elkretsanalys, 6 hp, motsvarande slutförd kurs EI1110/EI1120/IE1206.

Kunskaper i digital design, 6 hp, motsvarande slutförd kurs IE1205.

Kunskaper i digital design och validering med hårdvarubeskrivande språk, inklusive erfarenhet av HDL-simulatorer som ModelSim eller Xcelium, 6 hp, motsvarande slutförd kurs IL2203.

Rekommenderade förkunskaper

  • Grundläggande erfarenhet av Linux-miljöer
  • Grundläggande användning av kommandorad
  • Grundläggande kunskap i programmering och skript

Utrustning

Verktygen som används i labbet körs uteslutande på KTH:s servrar. Laborationerna kan göras antingen med hjälp av KTH-datorer eller personliga genom att ansluta till servrarna med SSH. För att komma åt kursens mjukvaruverktyg utanför KTHs lokaler krävs en internetuppkoppling och KTH VPN.

Kurslitteratur

Ingen information tillagd

Examination och slutförande

När kurs inte längre ges har student möjlighet att examineras under ytterligare två läsår.

Betygsskala

A, B, C, D, E, FX, F

Examination

  • PROA - Projektarbete, 4,5 hp, betygsskala: A, B, C, D, E, FX, F
  • TENH - Muntlig tentamen, - hp, betygsskala: A, B, C, D, E, FX, F
  • TENQ - Quiz, 3,0 hp, betygsskala: P, F

Examinator beslutar, baserat på rekommendation från KTH:s handläggare av stöd till studenter med funktionsnedsättning, om eventuell anpassad examination för studenter med dokumenterad, varaktig funktionsnedsättning.

Examinator får medge annan examinationsform vid omexamination av enstaka studenter.

TENQ och PROA kan högst ge slutbetyg C. TENH är en frivillig muntlig examination för högre slutbetyg.

Möjlighet till komplettering

Ingen information tillagd

Möjlighet till plussning

Ingen information tillagd

Examinator

Etiskt förhållningssätt

  • Vid grupparbete har alla i gruppen ansvar för gruppens arbete.
  • Vid examination ska varje student ärligt redovisa hjälp som erhållits och källor som använts.
  • Vid muntlig examination ska varje student kunna redogöra för hela uppgiften och hela lösningen.

Ytterligare information

Kursrum i Canvas

Registrerade studenter hittar information för genomförande av kursen i kursrummet i Canvas. En länk till kursrummet finns under fliken Studier i Personliga menyn vid kursstart.

Ges av

Huvudområde

Elektroteknik

Utbildningsnivå

Avancerad nivå

Påbyggnad

Ingen information tillagd

Kontaktperson

Ahmed Hemani (hemani@kth.se)

Övergångsbestämmelser

Studenter som påbörjat kursen med modulerna TEN1 och LAB1 har möjlighet att examineras på dessa för att kunna slutföra kursen till och med 2025-06-10.

Modulen HEMA har ersatts av TENQ och modulen TENA har ersatts av TENH.

Övrig information

I denna kurs tillämpas EECS hederskodex, se: http://www.kth.se/eecs/utbildning/hederskodex.