Kursen lär ut digital systemdesign och verifiering med hjälp av hårdvarubeskrivande språk. Kursen innefattar dessutom simulering och syntes av digitala systemkonstruktioner inriktade på FPGA.
- Genomgång av elementära digitala designkoncept och deras modellering och verifiering i HDL.
- Granskning av sekventiella inslag, tidskoncept och deras tillämpningar och modellering och verifiering i HDL.
- Utformning av ändliga tillstånds-maskiner (FSM) och datavägar.
- Modellering och verifiering av FSM och datavägar i HDL.
- Avancerade digitala systemkoncept.
- Avancerade verifieringskoncept: begränsad slumpmässig stimuligenerering, påståenden, täckning, formell verifiering.